


(11)Publication number : **2003-143556**
(43)Date of publication of application : **16.05.2003**

HO4N	7/01
G09G	3/20
G09G	3/36
G09G	5/00
G09G	5/391

(71)Applicant : **HITACHI LTD**
(72)Inventor : **NITTA HIROYUKI**
MAEDA TAKESHI
SHOJI TAKASHI
TAKAGI TETSUO
OHASHI TOSHIAKI
OHIRA TOMOHIDE

SOLUTION: Two frame memories and three line memories are used for an interlaced video signal input to read out data of three consecutive fields at the same timing, and movement detection is performed by intra-field data, and the detection result is used to perform interlace/non-interlace conversion processing and overdrive processing.



[Date of request for examination]	18.02.2004
[Date of sending the examiner's decision of rejection]	
[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]	
[Date of final disposal for application]	
[Patent number]	
[Date of registration]	

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号
特開2003-143556
(P2003-143556A)

(43) 公開日 平成15年5月16日 (2003.5.16)

(51) Int.Cl. ⁷	識別記号	F I	テマコード (参考)
H 0 4 N 7/01		H 0 4 N 7/01	G 5 C 0 0 6
G 0 9 G 3/20	6 5 0	G 0 9 G 3/20	6 5 0 E 5 C 0 6 3
3/36		3/36	5 C 0 8 0
5/00		5/00	5 1 0 S 5 C 0 8 2
	5 1 0		5 2 0 V
審査請求 未請求 請求項の数12 O L (全 18 頁) 最終頁に続く			

(21) 出願番号 特願2001-335968(P2001-335968)

(22) 出願日 平成13年11月1日 (2001.11.1)

(71) 出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 新田 博幸

神奈川県川崎市麻生区王禅寺1099番地 株式会社日立製作所システム開発研究所内

(72) 発明者 前田 武

神奈川県横浜市戸塚区吉田町292番地 株式会社日立画像情報システム内

(74) 代理人 100075096

弁理士 作田 康夫

最終頁に続く


(54) 【発明の名称】 表示装置

(57) 【要約】

【課題】 動画での走査線ノイズ、静止画でのフリッカ一、液晶の応答速度もしくは輝度の向上により動画ぼけを改善、更には液晶パネルへの直流電圧印加に伴う残像（焼付き）現象の回避を可能とする表示装置を提供する。

【解決手段】 インターレス形式の映像信号入力に対し、2個のフレームメモリ及び、3個のラインメモリを用いて、連続する3フィールド分のデータを同じタイミングで読出し、同一フィールド間データで動き検出を行い、この検出結果を用いてインターレス→ノン・インターレス変換処理及び、オーバードライブ処理を行う。

図 19



【特許請求の範囲】

【請求項1】 各々1フレーム（奇数、偶数各1フィールド）分のデータを格納可能な2個のフレームメモリ及び、1ライン分のデータを格納可能な3個のラインメモリと、同一フィールド、同位置画素データを比較することで動き情報を検出する手段と、前記動き情報に従ってインターレース→ノン・インターレース変換を行うI-P変換処理手段と、同じく前記動き情報に従ってI-P変換後の表示データを補正するための補正值算出手段及び、この補正值を用いて映像出力するための補正データを生成するオーバードライブ補正データ生成手段を備えたことを特徴とする表示装置。

【請求項2】 請求項1の表示装置において、前記2個のフレームメモリ内部には連続する2フィールドの映像データを格納し、このフレームメモリと同時に入力映像データを書き込む2個のラインメモリの書き込み速度に対し、前記2個のフレームメモリ、2個のラインメモリからの読出し及び、残り1個のラインメモリへの書き込み及び、読出し速度が2倍であることを特徴とする表示装置。

【請求項3】 請求項1の表示装置において、前記同時に読出す連続3フィールドのデータの中で、同一フィールド、同位置画素データの比較において、その差分が規定の閾値より大きい場合に入力映像データは動いているものと判断し、逆に閾値より小さい場合には入力映像データは静止しているものと判断するように制御することを特徴とする表示装置。

【請求項4】 請求項1の表示装置において、前記動き検出の結果、入力映像信号が動画であると判断した際には、基準となるフィールド、すなわち、前記同時に読み出す連続3フィールドのデータ中、単独フィールド内で補間処理を行い、補間するラインデータは1ライン前のラインデータを繰返すラインダブラー処理を施し、入力映像信号が静止画であると判断した際には、前記同時に読み出す連続3フィールドのデータ中、同じフィールドを有する2フィールドのうち新しいフィールドのデータをフィールド間補間データとして出力することを特徴とする表示装置。

【請求項5】 請求項1の表示装置において、インターレース→ノン・インターレース変換後の映像データに対し、前記動き検出結果を用いてデータ補正処理を行うオーバードライブ処理は、フレーム毎に奇数ラインのみ、偶数ラインのみが交互に有効となることを特徴とする表示装置。

【請求項6】 請求項1の表示装置において、メモリから読み出した連続する3フィールドの同一フィールド、同位置画素データを用いる動き情報の検出は、インターレース→ノン・インターレース処理部では2つのデータの差が規定の閾値より大きいか、もしくは小さいかで映像の動きを判断するのに用い、オーバードライブ処理部で

は、前フィールドのデータから、現フィールドのデータの遷移状態により補正值を求めるために用いることを特徴とする表示装置。

【請求項7】 請求項1の表示装置において、前記オーバードライブ制御部の映像データ補正值は、パネルの応答速度特性を考慮した上で、変化後の目的輝度に最速で到達する補正值、応答波形遅延による輝度不足を補い、原画像の輝度特性を再現するための補正值をなど、任意に設定可能であることを特徴とする表示装置。

10 【請求項8】 請求項1の表示装置において、前記オーバードライブ制御によって、過剰な輝度補償を行うことでコントラストを強調した際の色ずれ防止機能として、特定の入力階調領域に対するオーバードライブ処理を禁止することを特徴とする表示装置。

【請求項9】 請求項8の表示装置において、オーバードライブ処理を禁止する特定の入力階調領域とは、主観的に認識可能であり、オーバードライブ単位補正值に対する輝度変化が大きいことを条件とした、液晶パネルのγ特性が下凸でありかつ、補正前の原データが高階調部分であることを特徴とする表示装置。

20 【請求項10】 請求項1の表示装置において、前記インターレース→ノン・インターレース変換処理及び、オーバードライブ処理を施した映像信号が、動画もしくは、静止画のいずれの場合においても、液晶パネルに定常的な直流電圧が印加されることが無く、残像（焼付き）現象を回避可能なことを特徴とする表示装置。

【請求項11】 請求項1の表示装置において、ラインメモリを更に4個追加することで、インターレース→ノン・インターレース変換処理で動き有りと判断した際のフィールド内補間処理を、補間処理を行う上下ラインデータを演算したデータを用いることを特徴とする表示装置。

30 【請求項12】 請求項1の表示装置において、対応する入力映像信号モード、表示色数及び、採用するフレームメモリの構成により、最小2個のフレームメモリチップを搭載するのみで実現可能としたことを特徴とする表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は、インターレース形式の映像信号を表示する表示装置に係り、液晶表示素子、EL素子、プラズマ等を用いた表示装置に対し、フレームメモリ搭載数を抑えてインターレース→ノン・インターレース変換処理及び、オーバードライブ制御により動画質を向上し、更には定常的な直流電圧の印加を抑止し、残像（焼付き）の無い良好な表示を得るための表示装置に関するものである。

【0002】

【従来の技術】 従来、映像信号発生装置からのインターレース形式動画をノン・インターレース形式動画像にフォーマット変換する方法としては例えば、特開2000-

152246号公報に開示されているように、補間対象と異なったフレームまたはフィールドの画像信号から形成される画像間補間信号と、補間対象と同じフレームまたはフィールドの画像信号から形成される画像内補間信号とを、動き係数に応じて混合比を変化させて混合する動画画像信号の適応処理制御装置において、入力画像信号のフレームまたはフィールド間の差を画像間差分信号として得る画像間差分信号手段と、入力映像信号のフレームまたはフィールド内の走査線間の差を空間アクティビティとして得るアクティビティ検出手段と、空間アクティビティが所定値以下の場合、所定値で下限を制限して正規化信号に変換する正規化信号形成手段と、この正規化信号で画像間差分信号を除算し、正規化された動き係数 k を得る正規化手段を有する手段が知られている。

【0003】図28は前記特2000-152246号公報に開示されているインターレス形式動画をノン・インターレス形式動画にフォーマット変換する走査線補間装置の概略構成図である。図中、2801は画像入力端子、2802はフィールド遅延器1、2803はライン遅延器、2804は加算器1、2805は乗算器1、2806は加算器2、2807は補間画像出力端子、2808は適応制御部、2809は減算器、2810は加算器3、2811は乗算器2、2812はフィールド遅延器2である。

【0004】適応制御部2808は動き係数 k を出力し、これによりフィールド間補間とフィールド内補間の混合比を変化させる。画像入力2801から入力したインターレス動画画像信号は、フィールド遅延器12802で1フィールドと所定ライン遅延させられ、上ライン画像信号としてライン遅延器2803、加算器12804、適応制御部2808に与えられる。ここで所定ライン数は動き補償処理の垂直エリアに依存して設定され、4ライン程度である。ライン遅延器2803では上ライン信号を1ライン遅延させられ、下ライン画像信号として、加算器12804と適応制御部2808に与えられる。フィールド遅延器12802からは、動き補償により所定ライン数 $\pm Y$ ライン及び、 $\pm X$ 画素遅延させられた画素が、後フィールド画像信号として、加算器32810と適応制御部2808に与えられる。フィールド遅延器22812からは、動き補償により所定ライン数 $\pm Y$ ライン及び、 $\pm X$ 画素遅延させられた画素が、前フィールド画像信号として、加算器32810と適応制御部2808に与えられる。ここで、 $\pm Y$ 、 $\pm X$ は動き補償の動きベクトルで、フィールド遅延器12801と、フィールド遅延器22812では、補間時間関係が逆になるので遅延量の正負も逆になる。加算器12804は上ライン画像信号と、下ライン画像信号を加算して1/2倍し、フィールド内補間信号として、乗算器12805と適応制御部2808に与える。加算器32810は前フィールド画像信号と、後フィールド画像信号を加算して1/2倍し、フィールド間補間信号として、乗算器22811と、適応制御部2808に与える。乗算器12805は適応制

御部2808から与えられる動き係数 k (0~1)を乗じて、加算器22806に与える。乗算器22811は減算器2809から与えられる逆動き係数 $(1-k)$ を乗じて、加算器22806に与える。加算器22806は動き係数 k が乗じられたフィールド内補間信号と、逆動き係数 $(1-k)$ が乗じられたフィールド間補間信号とを加算して、最終的な補間信号を形成して補間画像出力2807より出力する。

【0005】

【発明が解決しようとする課題】しかしながら、前記従来技術では、フィールドデータの遅延が2箇所必要となり、これを実現するメモリ素子として、汎用的なシングルポートのメモリを用いた場合、書込みと読み出しを独立した別々のメモリ素子で行う必要があり、多数のメモリを必要とするという問題がある。更に、本従来技術を液晶パネルに適用した場合、インターレス→ノン・インターレス変換処理に伴う画質向上については配慮されているが、液晶がホールド型デバイスであることや、応答速度が遅いことによる動画ぼけなどの画質改善に関しては配慮されていない。

【0006】本発明の目的は、液晶表示装置においてインターレス形式の入力映像信号をノン・インターレス形式に変換する際に、隣接フレームの同一フィールドデータによる動き検出及び、検出結果に対応したフィールド内補間処理もしくは、フィールド間補間処理を少数のフレームメモリで実現することである。

【0007】本発明の他の目的は、動きに適応したインターレス→ノン・インターレス変換処理に加え、液晶の応答速度を高速化するオーバードライブ処理を搭載し、これら双方の処理に必要な映像信号の動き情報の抽出を共通のメモリで行うことで低コストで高画質な動画対応液晶表示制御装置を提供することである。

【0008】

【課題を解決するための手段】本願において、開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

【0009】すなわち、本発明は液晶表示装置において、連続するインターレス形式の映像信号を偶数フィールド及び、奇数フィールド各1画面つまり、1フレーム分を書き込む第1フレームメモリと、このタイミングで、1フレーム前の映像信号つまり、1フレーム前の偶数フィールド及び、奇数フィールドデータを交互に読み出す第2フレームメモリを各々独立に備える。更に第1フレームメモリに書き込みを行っているフィールドデータは同時に別のラインメモリに書き込み、次ライン後半の期間に2倍速で読み出す。ここでも書き込みと読み出しに各々独立した2ライン分の第1、第2ラインメモリを備える。前記1フレーム前の映像信号を格納した第2フレームメモリからの読み出しは、現在書き込みを行っているフィールドが偶数フィールドであればまず奇数フィ

ールドデータを書き込み時の2倍速で読出し、読み出したデータを別の第3ラインメモリに書き込む。次ラインにおいてこの第3ラインメモリから同じく2倍速で読み出すと同時に、第2フレームメモリからは1フレーム前の偶数フィールドデータを同じく2倍速で読み出す。これにより、同一位置の現偶数フィールドデータ、1フレーム前偶数及び、奇数フィールドデータの3つのデータを時間的に揃えることが可能となり、奇数フィールド画面をマスターとし、各偶数フィールドデータの比較により動き検出を行い、この結果に従ってフィールド内もしくは、フィールド間インターレス→ノン・インターレス変換処理（以下、I-P変換処理と称す）を行うことで、走査線ノイズ及び、フリッカーを抑えた良好な表示状態を得るようにしたものである（また、次フレームでは偶数、奇数の関係が全て逆転する）。

【0010】更に、上記同一位置の現偶数（奇数）フィールドデータと、1フレーム前の偶数（奇数）フィールドデータを比較することで得るフレーム間同一フィールドの動き検出結果を利用し、オーバードライブ処理を行うことで、応答速度の遅い液晶に対する動画ぼけを改善するようにしたものである。

【0011】更にはこれらI-P変換処理及び、オーバードライブ処理による表示データは、インターレス形式の映像信号をノン・インターレス形式で駆動する必要がある液晶パネルに対し、定常的な直流電圧の印加を抑止し、残像（焼付き）を防ぐことを可能にしたものである。

【0012】

【発明の実施の形態】以下、本発明の一実施例を図面を用いて詳細に説明する。

【0013】図1は、本発明技術による映像処理制御方法を用いた液晶表示システムの全体概略構成図であり、本発明技術の主要な部分を成すのは入力される映像信号101を液晶モジュール105に出力する前に、良好な表示を得るために設けた映像処理回路103である。

【0014】図1において、101はパソコン（以下、PCと称す）、テレビ放送（以下、TVと称す）、ビデオ・テープ・レコーダー（以下、VTRと称す）などからの入力映像信号、102は前記入力映像信号101を表示するための液晶表示装置、103は前記入力映像信号101を取り込んで、映像フォーマット変換、コントラスト、輝度などの画質調整、アナログ→デジタル変換、色数変換及び、表示サイズ変換などを行う映像処理回路、104は前記映像処理回路103により各種処理を施されたデジタル映像信号、105は前記デジタル映像信号を入力とした液晶モジュール、106は前記液晶モジュール105に内包され、表示タイミングを生成するドライバー制御回路、107は前記ドライバー制御回路106より出力されるゲート・ドライバー制御信号、108は同じくデータ・ドライバー制御信号、109は前記ゲートドライバー制御信

号107を入力として動作するゲート・ドライバー、110は同じくデータ・ドライバー制御信号108を入力として動作するデータ・ドライバー、111は液晶パネルを各々示す。

【0015】以下、図1を用いて本発明による第1の実施例についての全体動作を説明する。

【0016】まず、PC、TV、VTRなどからの入力映像信号101を液晶表示装置102内部の映像処理回路部103に取り込む。ここで本発明では、入力される映像信号としてインターレス形式の映像信号を、液晶の駆動方式であるノン・インターレス形式の映像信号に変換する際の画質向上を目的としているため、前記入力映像信号101としてはインターレス形式に限定して以下説明する。映像処理回路部103では取り込んだ前記入力映像信号101に対し本発明の目的を実現するためのインターレス→ノン・インターレス変換、液晶応答速度を改善するためのデータ補正などの映像処理を施す。映像処理されたデジタル映像信号104は液晶モジュール105内部のドライバー制御回路106に入力され、ゲート・ドライバー109及び、データ・ドライバー110に必要なタイミングに変換及び、制御信号を生成し出力する。これにより液晶パネル111ではインターレス形式の映像信号入力を順次走査で駆動し、更にフレーム前後の映像データによって、応答速度が遅いことによる液晶での動画表示ぼけを改善するような映像データ補正処理を行う。

【0017】図2にインターレス形式及び、ノン・インターレス形式映像信号の映像転送概略図を示す。

【0018】図2において、(a)のインターレス形式映像信号とは、奇数ラインと偶数ライン映像データを各々別々のタイミングで転送する（飛び越し走査）。図に示すように第1フィールドでは1、3、5・・・ラインと奇数ラインのデータのみを転送し、第2フィールドでは2、4、6・・・ラインと偶数ラインのデータのみを転送する。次に第3フィールドでは再度1、3、5・・・ラインと奇数ラインのデータのみを転送し、以下、これを繰り返す。ここで各フィールド期間は一般的には60Hz前後である。(b)のノン・インターレス形式映像信号とは、毎フレーム奇数ラインと偶数ライン映像データを交互に転送する（順次走査）。ノン・インターレス形式の場合も各フレーム期間は一般的に60Hz前後であり、従って、前記インターレス形式映像信号に比べ、2倍のデータを転送することになる。

【0019】次に、インターレス形式映像信号の動画を表示する際の画質について説明する。

【0020】図3にインターレス形式の動画を入力順に表示（フィールド間補間）した際の表示画質劣化（走査線ノイズ発生）概略図を示す。図3において、第1画面及び、第2画面の各映像データは奇数ラインデータ及び、偶数ラインデータが合成された映像データであり、第1画面と第2画面間では映像データの移動（動画）が

あるものとする。この映像信号がインターレス形式で入力された場合、その表示出力順序は奇数1フィールド→偶数1→奇数2→偶数2・・・となる。ここで、これらインターレス形式映像信号を順次合成して表示する場合、液晶は順次走査で駆動する必要があるため、偶数1フィールド+奇数2フィールドのような映像データを表示することになる。この場合、ライン毎にずれた映像信号表示となり、これが走査線ノイズとして認識される。

【0021】次に、インターレス形式映像信号の静止画像を表示する際の表示画質について説明する。

【0022】図4にインターレス形式の静止画像をフィールド内補間した際の表示画質劣化（フリッカー発生）概略図を示す。図4において、原画像は奇数ライン及び、偶数ラインに分けて転送される。各々のインターレス形式映像信号に対し間のラインデータ（奇数フィールドであれば偶数ラインデータ、偶数フィールドであれば奇数ラインデータ）を上下のラインデータを演算して補間するフィールド内補間を施す。これにより各フィールドデータのみで液晶に表示可能な状態となるが、特定の画素に注目した場合、フレーム毎に映像データ（階調データ）が異なるため、静止画像においてはこれがフリッカーとして認識されることになる。更に、交流化方式をフレーム毎に極性が反転するドット反転フレーム交流とした場合、液晶への印加電圧に偏りが生じ、定常的な直流電圧印加に伴う残像（焼付き）が発生することになる。

【0023】すなわち、インターレス形式の映像信号に対しては、動画である場合にフィールド間補間を施すと、走査線ノイズが発生し、静止画である場合にフィールド間補間を施すと、フリッカー及び、残像（焼付き）が発生する。従って、映像信号の動きに合わせてこれら2つの補間方法を組み合わせる動き適応3次元I-P変換処理が必要となる。

【0024】図5に動き適応3次元I-P変換処理の概略構成図を示す。

【0025】図5では(N+1)フレーム奇数フィールドをマスターとして変換処理を施す場合について示す。まず表示データの1ライン目は、(N+1)フレーム奇数フィールドの1ライン目データ1(2)を出力する。次に表示データの2ライン目は、(N)フレーム偶数フィールドデータと、(N+1)フレーム偶数フィールドデータを比較し（動き検出）、その結果、所定の値以下の差であるため静止画と判断し、(N+1)フレーム偶数フィールドの1ライン目データ2(2)を出力し、フリッカー及び、残像（焼付き）の発生を抑制する。次に表示データの3ライン目は前記1ライン目と同様に、

(N+1)フレーム奇数フィールドの2ライン目データ3(2)を出力する。更に表示データ4ライン目は前記2ライン目と同様に、(N)フレーム偶数フィールドデータと、(N+1)フレーム偶数フィールドデータを比

較し（動き検出）、その結果、所定の値以上の差であるため動画と判断し、(N+1)フレーム奇数フィールド内上下ラインデータである3(2)及び、5(2)から生成した補間データを出力し、走査線ノイズの発生を抑制する。以下同様の処理を繰返し表示データを生成する。

【0026】前記図30に示した従来技術では、これを実現するために独立した4フレーム分のフレームメモリ及び、4ライン分のラインメモリを必要とし、コスト面での問題を抱えていた。

【0027】この問題を解決するための本発明による第1の実施例について以下説明する。図6に第1の実施例に対する概略構成図を示す。

【0028】図6において、101、103、104は前記図1に示した液晶表示システム全体概略構成図において、入力映像信号、映像処理回路、デジタル映像信号を各々示す。この映像処理回路103内部において、601はフレームメモリ1、602はフレームメモリ2、603はラインメモリ1、604はラインメモリ2、605は前記フレームメモリ1 601及び、フレームメモリ2 602からのリードデータ切替え回路、606はラインメモリ3、607は前記ラインメモリ1 603、ラインメモリ2 604及び、リードデータ切替え回路 605各々から出力される映像データによってフレーム間の動き検出を行う動き検出制御部、608は前記ラインメモリ1 603、ラインメモリ2 604、ラインメモリ3 606、及び、動き検出制御部 607から入力されるデータによりインターレス→ノン・インターレス変換処理を行う演算処理制御部を各々示す。

【0029】図7に前記図6において、現在の入力映像データが偶数フィールドの場合に対する各フレームメモリ内部の状態をまた、図8に動作タイミング図を示す。

【0030】図6、図7、図8においてまず、偶数フィールドの現入力映像データ1ライン目(NE-L1)はフレームメモリ2 602に書き込むと同時にラインメモリ1 603にも書き込む。次ラインにおいて前記フレームメモリ2 602には、現入力映像データ2ライン目(NE-L2)を書き込むと同時にラインメモリ2 604にも書き込む。一方このラインではフレームメモリ1 601に既に格納されている1フレーム前の奇数フィールド及び、偶数フィールド映像データの内、奇数フィールド映像データの1ライン目(OO-L1)を書込み時の2倍速でライン前半に読出し、出力データとして映像出力すると同時にラインメモリ3 606に書き込む。ライン後半では前記フレームメモリ1 601から1フレーム前の偶数フィールド映像データの1ライン目(OE-L1)、ラインメモリ1 603から1ライン前の映像データ(NE-L1)及び、ラインメモリ3 606からライン前半に書き込んだ映像データ(OO-L1)をいずれも2倍速で読み出す。これら同時に読み出した3種類の映像データのうち、フレームメモリ1 601からのデータ(OE-L1)とラインメモリ1 603からのデータ(NE-L1)は1フレ

ーム前後の同一位置画素データであり、これを比較することで動き検出が可能である。図 8 に示すタイミング図の例では、この比較結果は閾値以下である場合を示し、映像データは静止画であると判断し、前記ラインメモリ 1 603 からの読出しデータ (NE-L1) を表示 2 ライン目の映像データとして出力する (フィールド間補間)。以下同様に現入力映像データの書き込み 1 水平期間に対し、読出しは 2 倍速で処理し、ライン前半は前記フレームメモリ 1 601 から読み出した奇数ラインデータ (OO-L*) を出力データとして映像出力し、ライン後半は同じく前記フレームメモリ 1 601 から読み出した 1 フレーム前の偶数ラインデータ (OE-L*) と、前記ラインメモリ 1 603 もしくは、ラインメモリ 2 604 から読み出した現フレームの偶数ラインデータ (NE-L*) を比較する。この比較結果が閾値を越えた場合には動画、越えない場合には静止画と判断する。動画と判断された場合には、図 8 の出力データ 4 ライン目に示すように、ラインメモリ 3 606 から読み出したデータ (OO-L2) を出力データとして表示出力する (フィールド内補間)。すなわち、フレーム間比較を行って動き有りだと判断した際には、1 ライン前と同じデータを出力するため、フィールド内補間処理はラインダブラー制御となる。

【0031】図 9 及び、図 10 は前記図 7 の次のフレームに対するフレームメモリ 1 601、フレームメモリ 2 602 の内部状態及び、動作タイミング図を示す。

【0032】図 9 及び、図 10 において、現入力映像信号 101 は奇数フィールドデータであり、このデータはフレームメモリ 2 602 に続けて書き込む。また、フレームメモリ 1 601 からの読出しは 1 フレーム前の映像データを、前記図 7 に示した現入力映像信号が偶数フィールドデータの場合と反対の関係で読み出す。すなわち、図 7、図 8 において、フレームメモリ 1 601 から読み出したデータをラインメモリ 3 606 及び、演算処理制御部 608 に出力するか、もしくは動き検出制御部 607 に出力するかの制御は前記図 6 に示す切替え回路 605 で行い、この切替え制御は映像入力 101 の一部である垂直同期信号に合わせて行う。

【0033】以上、図 6 ～図 10 に示した本発明第 1 の実施例によれば、フレームメモリを独立に 2 フレーム分及び、ラインメモリを独立に 3 ライン分用いるのみで、インターレス形式の映像信号に対し、その動きの状態に合わせたインターレス→ノン・インターレス変換処理を実現でき、動画時に問題となる走査線ノイズ及び、静止画時に問題となるフリッカー及び、残像 (焼付き) を回避することができる。しかし、動画と判断した際のフィールド内補間であるラインダブラー処理は画質的な課題がある。

【0034】図 11 にラインダブラー法による補間処理の概略図を示す。

【0035】図 11 において、ラインダブラー法では同

ーラインデータを繰返し表示することで、インターレス→ノン・インターレス変換処理を実現するため、特にエッジ部分の表示が階段状となり、表示全体が粗くなるような印象を与える。

【0036】この問題を解決する本発明による第 2 の実施例について以下説明する。

【0037】図 12 に本発明第 2 の実施例に対する構成図を示す。前記図 7 に示した本発明第 1 の実施例に対し、ラインメモリ 1 603、ラインメモリ 2 604、ラインメモリ 3 606 からの読出しデータを再度ラインメモリに格納する部分及び、フレームメモリ 1 / 2 601、602 から読み出して動き検出部 607 に入力するデータを一旦ラインメモリに格納する部分が異なる。

【0038】図 12 において、1201 は前記ラインメモリ 3 606 から読み出したデータを格納するラインメモリ 4、1202 は前記ラインメモリ 1 603 から読み出したデータを格納するラインメモリ 5、1203 は前記ラインメモリ 2 604 から読み出したデータを格納するラインメモリ 6 また、1204 は読出しを行っているフレームメモリ 1 601 もしくは、フレームメモリ 2 602 から読み出し、動き検出制御部 607 に入力するデータを一旦格納するラインメモリ 7 を各々示す。

【0039】図 13 に前記図 12 に示した本発明第 2 の実施例構成図の動作タイミング図を示す。

【0040】図 12、図 13 においてまず、偶数フィールドの現入力映像データ 1 ライン目 (NE-L1) はフレームメモリ 2 602 に書き込むと同時にラインメモリ 1 603 にも書き込む。次ラインにおいて前記フレームメモリ 2 602 には、現入力映像データ 2 ライン目 (NE-L2) を書き込むと同時にラインメモリ 2 604 にも書き込む。一方このラインではフレームメモリ 1 601 に既に格納されている 1 フレーム前の奇数フィールド及び、偶数フィールド映像データの内、奇数フィールド映像データの 1 ライン目 (OO-L1) を書き込み時の 2 倍速でライン前半に読出し、同時にラインメモリ 3 606 に書き込む。ライン後半では前記フレームメモリ 1 601 から 1 フレーム前の偶数フィールド映像データの 1 ライン目 (OE-L1)、ラインメモリ 1 603 から 1 ライン前の映像データ (NE-L1) 及び、ラインメモリ 3 606 からライン前半に書き込んだ映像データ (OO-L1) をいずれも 2 倍速で読み出す。同時にフレームメモリ 1 601 から読み出した偶数フィールド映像データの 1 ライン目 (OE-L1) はラインメモリ 7 1204 に、ラインメモリ 1 603 から読み出した 1 ライン前の映像データ (NE-L1) はラインメモリ 5 1202 に、ラインメモリ 3 606 から読み出した映像データ (OO-L1) はラインメモリ 4 1201 に各々書き込む。これら同時に読み出した 3 種類の映像データのうち、ラインメモリ 3 606 から読み出したデータ (OO-L1) は出力データとして、直接映像出力する。出力 2 ライン目は、前記出力 1 ライン目で書き込んだラインメモリ 7 1204 データ (OE-L1) 及び、ラインメモリ 5 1

202データ(NE-L1)を読み出して比較し、ここでは動き無しと判断したため前記ラインメモリ5 1202読出しデータ(NE-L1)を出力2ライン目データとして出力する(フィールド間補間)。出力3ライン目については前記出力1ライン目同様ラインメモリ3 606からの読出しデータ(OO-L2)を直接出力する。出力4ライン目については、前記ラインメモリ7 1204からの読出しデータ(OE-L2)と、前記ラインメモリ6 1203からの読出しデータ(NE-L2)を比較し、ここでは動き有りと判断したため、マスターフィールド(01d_000)内の上下のラインデータであるフレームメモリ1 601読出しデータ(OO-L3)と、ラインメモリ4 1201読出しデータ(OO-L2)とを演算して出力する(フィールド内補間)。ここで、動き有りと判断した際のフィールド内補間処理が、前記本発明第1の実施例ではラインダブラーによるものであったのに対し、本発明第2の実施例ではマスターフィールド内上下ラインデータによる演算処理で補間するため、前記図11に示したようなラインダブラー方式でのエッジ部分階段状表示に伴う表示全体の粗さを回避することができる。

【0041】図14及び、図15に前記図12及び、図13の次フレームにおける構成図内フレームメモリ内部状態及び、その動作タイミング図を示す。

【0042】前記本発明第1の実施例同様、図14及び、図15において、現入力映像信号101は奇数フィールドデータであり、このデータはフレームメモリ2 602に続けて書き込む。また、フレームメモリ1 601からの読出しは1フレーム前の映像データを、前記図12に示した現入力映像信号が偶数フィールドデータの場合と反対の関係で読み出す。

【0043】以上、本発明第2の実施例によれば、前記本発明第1の実施例に対し、ラインメモリを独立に4ライン分追加で設けることで、動き検出の結果、動き有りと判断した際のマスターフィールドによるフィールド内補間処理において、上下ラインデータを用いた演算処理による補間が可能となるため画質の向上が可能である。

【0044】次に本発明第3の実施例として、前記第1、第2の実施例によるインターレース→ノン・インターレース変換処理に加え、液晶モジュールにおいて動画表示を行う際に課題となっている、液晶の応答速度が遅いことに伴う表示ばけ現象の回避方法について説明する。

【0045】ここでは応答速度の改善策として、隣接フレーム間のデータ変化量に対応した補正値を原表示データに加算して出力オーバードライブ制御方法を用いる。図16にオーバードライブ制御による応答速度改善策概略図を示す。

【0046】図16では特定画素に対し、変化前輝度値から次フレームで変化後の目的とする輝度値を得るために、変化前後の階調データの関係から求めたオーバードライブ補正値を加えた場合の輝度変化の一例を示したものである。オーバードライブ制御による補正が無い場

合、液晶の応答速度が1フレーム期間(60Hzの場合→16.7ms)を大きく越えてしまうため、変化後の目的輝度に到達するのに複数フレーム期間を要する。この過渡期間及び、波形の鈍りによる実効輝度不足が動画ばけとして認識されることになる。これを改善するために隣接フレーム間データ値に従って、出力データに補正データを加味することで変化後目標輝度への到達時間を短縮(速度重視型補正→図16(a))するかもしれない、輝度実効値を補正(輝度重視型補正→図16

(b))する。

【0047】図17に前記本発明第1の実施例に示すインターレース→ノン・インターレース変換処理部構成図に動画ばけを改善するためのオーバードライブ処理回路を搭載した際の概略構成図を示す。

【0048】図17において、1701はオーバードライブ処理回路全体、1702はフレームメモリ3、1703はフレームメモリ4、1704は補正処理制御部を各々示す。

【0049】I-P変換処理回路部103から出力されたノン・インターレース形式の映像信号104は、オーバードライブ処理回路1701内部のフレームメモリ3 1702もしくは、フレームメモリ4 1703に書き込むと同時に、補正処理制御部1704にも入力する。ここで、フレームメモリ3 1702と、フレームメモリ4 1703の関係は、フレーム同期で書き込みと読出しが相反するものとする。従って、フレームメモリ3 1702もしくは、フレームメモリ4 1703から読み出したデータ(1st_Data)は、前記I-P変換処理回路部103から読み出し、補正処理制御部1704に inputsするデータ(2nd_Data)に対し、常に1フレーム前のデータとなる。従って、この2つのデータにより前記図16に示した変化前後の階調データを得ることが可能となり、これにより補正処理制御部1704で出力データに対する最適補正値を確定できる。

【0050】しかし、図17の構成では前段のI-P変換処理回路部103及び、後段のオーバードライブ処理回路1701の双方に各々2フレーム分のフレームメモリを設ける必要があり、コスト面で課題となる。この課題を解決する本発明による第3の実施例は、これら2箇所が存在するフレームメモリを統合しながら、インターレース→ノン・インターレース変換処理及び、オーバードライブ処理を実現するものである。

【0051】図18は前記図17に示した構成図の中で、前段のI-P変換処理回路部103内部のメモリ動作を示した概略図を示す。

【0052】図18において、動き検出を行うために1フレーム前後の同一フィールドデータ比較を行う。図18の例ではフレームメモリ1 601による(N)フレーム偶数フィールドデータと、ラインメモリ1 603及び、ラインメモリ2 604による(N+1)フレーム偶数フィールドデータの比較である。すなわち、この比較結果を後段のオーバードライブ処理回路の1st_Dataと2nd_Dataと

の比較結果の代用として用いることで、フレームメモリ3 1702及び、フレームメモリ4 1703を削減するものである。

【0053】図19にフレームメモリ3 1702及び、フレームメモリ4 1703を削減した際のI-P変換処理及び、オーバードライブ処理を行う制御回路の構成図を示す。

【0054】図19において、1901は隣接フレーム間の比較データを入力してI-P変換処理及び、オーバードライブ処理を行うデータ処理部、1902はオーバードライブ処理の中で、前記動き検出制御部 607からの比較結果を用いて出力データに対する補正値を算出する補正値算出部、1903は前記I-P変換処理回路 608から出力されたノン・インターレス映像信号及び、前記補正値算出部 1902から出力された補正値を入力し、オーバードライブ処理の施された映像信号を出力するオーバードライブ補正データ生成部を各々示す。

【0055】動き検出制御部 607からの検出結果は前記図6の場合と同じであり、この検出結果をI-P変換処理回路 608及び、補正値算出部 1902に兼用で入力する。

【0056】図20に前記図19に示した本発明第3の実施例に対する動作フローチャートを示す。

【0057】本フローチャートはスタートからエンドまでが1画素に対する処理を示し、画素毎にこのフローを繰り返す。

【0058】まず、動き検出処理により隣接フレームの同一フィールド間データを比較する。この同一フィールド間データはフレーム毎に奇数及び、偶数ラインが交代する。次に、動き検出処理による検出データと、動き判定の基準となる閾値を比較し、フレーム間での動きの有無を判断する。ここで、検出データとはフレーム間データの差であるため、この差が閾値より小さければ動き無しと判断し、I-P変換処理部ではフィールド間補間処理を行い1画素に対する処理を終了する。逆にフレーム間データの差が閾値より大きければ動き有りと判断し、I-P変換処理部ではフィールド内処理を行いノン・インターレス映像信号を生成する。この映像信号をオーバードライブ処理部に出力し、前記フレーム間データの差に対応したオーバードライブ補正値算出処理及び、この補正データを加味した映像データを生成し、表示データとして出力し1画素に対する処理を終了する。

【0059】図21に本発明第3の実施例に対する動作概略図を示す。図21は(N+1)フレームの奇数フィールドをマスターフィールドとした一例を示す。

【0060】まず、I-P変換後データの2ライン目はマスターフィールドである(N+1)フレーム奇数フィールドの1ライン目 2(1)となる。このラインのデータはフレーム間で比較したデータが無い場合オーバードライブ処理を施さず、そのまま表示データとして出力す

る。次にI-P変換後データの2ライン目は、(N)フレーム偶数フィールドデータの1ライン目 2(1)と、(N+1)フレーム偶数フィールドデータの1ライン目 2(2)を比較し、本例では動き無しと判断したため、(N+1)フレーム偶数フィールドデータの1ライン目 2(2)をI-P変換後の2ライン目データとして出力する(フィールド間補間)。更に、動き無しと判断したため、オーバードライブによる補正処理も必要なく、(N+1)フレーム偶数フィールドデータの1ライン目 2(2)をそのまま表示データとして出力する。次に表示3ライン目は前記1ライン目同様、(N+1)フレーム奇数フィールドの2ライン目 3(2)を出力する。次にI-P変換後データの4ライン目は、(N)フレーム偶数フィールドデータの2ライン目 4(1)と、(N+1)フレーム偶数フィールドデータの2ライン目 4(2)を比較し、本例では動き有りとして判断したため、(N+1)フレーム奇数フィールドデータの2ライン目 3(2)をI-P変換後の4ライン目データとして出力する(ラインダブラーによるフィールド内補間)。更に、動き有りとして判断したため、この動き量を基にオーバードライブ処理部で補正値 α を求め、これを加味したデータ 3(2)+ α を表示データとして出力する。以下、同様に処理することで、動き検出部を共有化してI-P変換処理及び、表示データ偶数ラインに対しオーバードライブ処理を実現可能とした。

【0061】図22は前記図21に示した(N+1)フレーム奇数フィールドをマスターフィールドとした次フレームである、(N+1)フレーム偶数フィールドをマスターフィールドとした場合の動作概略図である。基本的な動作は前記図21に示した(N+1)フレーム奇数フィールドをマスターフィールドとした場合と同様であり、比較の対象は(N+1)フレーム奇数フィールドデータと、(N+2)フレーム奇数フィールドデータである。表示データについては、奇数ラインに対しオーバードライブ処理を実現可能とした。

【0062】すなわち、前記図21及び、図22より、表示データに対するオーバードライブ処理は1フレーム毎に奇数ラインと偶数ラインを交互に行うものである。

【0063】図23は本発明によるオーバードライブ制御方法アルゴリズムの一例である。

【0064】図23において、補正後の出力表示データは、現フレームの入力映像データND及び、1フレーム前の入力映像データODより、下記関係式によって求める。

【0065】

$$\text{出力表示データ} = \text{ND} + \alpha \times (\text{ND} - \text{OD})$$

すなわち、隣接フレーム間映像データの差分(ND-OD)に補正値 α を乗算し更に、現フレームの入力映像データNDを加算して求める。このときの α 値が性能に大きく影響することになる。図23では $\alpha = a \sim d$ に

よって液晶の応答特性が異なり、 a は補正值がほぼゼロに近い状態、 b は速度を重視した状態、 c は輝度を補償した状態、 d は c に対し更に輝度を強調した状態の特性である。これら α の算出方法は現フレームの入力映像データ NDと、1フレーム前の入力映像データ OD各階調データのマトリクスを組み合わせ、応答波形を観測することで求める。また、液晶は低階調から高階調への立ち上がり特性と、高階調から低階調への立下り特性が異なるため、図23のマトリクス表に示すように、現フレームの入力映像データ NDと、1フレーム前の入力映像データ ODが等しいポイントを堺に、立ち上がり用と、立下り用に2種類の補正值 α を求める。

【0066】前記図23において $\alpha = d$ の特性のように輝度を過剰に強調した場合、コントラストが強調され、メリハリのある映像状態となるが、液晶パネルの γ 特性に起因した弊害も発生する。

【0067】図24に液晶パネル γ 特性の一例を示す。

【0068】図24において、 γ 特性1（上凸）は入力低階調部分の輝度傾斜が大きく、入力高階調部分の輝度傾斜が小さい特性を有する例を示す。 γ 特性2（下凸）は入力低階調部分の輝度傾斜が小さく、入力高階調部分の輝度傾斜が大きい特性を有する例を示す。従って、入力階調の補正量を x とした場合、入力低階調部分では γ 特性1（上凸）と、 γ 特性2（下凸）では輝度差が b 対 a となり同じ補正量 x においても γ 特性1（上凸）の方が輝度変化量が多い。一方、入力高階調部分では γ 特性1（上凸）と、 γ 特性2（下凸）では輝度差が d 対 c となり同じ補正量 x においても γ 特性2（下凸）の方が輝度変化量が多い。従って、前記図23において、 $\alpha = d$ 特性のように輝度を過剰に強調した場合、 γ 特性1（上凸）では低階調部分で過剰に補正したことにより、輝度変化量が多いため色ずれが発生する。しかし、相対輝度が低い主観的には色ずれ現象は認められない。逆に γ 特性2（下凸）では高階調部分で過剰に補正したことにより、輝度変化量が多いため色ずれが発生すると共に、相対輝度が高いため主観的に色ずれ現象が認められる。従って、前記図23及び、図24において補正值 $\alpha = d$ のように、輝度を過剰に強調し、コントラストを強調してメリハリのある映像とする場合、入力階調が高い領域に対しては、オーバードライブによる補正処理を禁止する制限回路を設けることで主観的な色ずれを防止する。

【0069】次に本発明による第3の実施例において、定常的な直流電圧の印加による残像（焼付き）現象も回避可能であることについて説明する。

【0070】図25は液晶パネルで残像（焼付き）が発生する原因となる定常的な直流電圧が印加される状態を

示す概略タイミング図である。

【0071】図25では特定の画素に注目した際のタイミング図を示し、入力映像信号としては、フレーム毎に黒データ（最小階調）と、白データ（最大階調）を繰り返す。更に交流化駆動信号は、フレーム毎にプラス極性と、マイナス極性を繰り返すため、前述の階調データとの重畳による液晶パネルへの印加電圧は、定常的にマイナスの直流電圧が印加された状態となり、これが残像（焼付き）発生の原因となる。すなわち、前記図4に示したインターレース→ノン・インターレース変換にラインダブル方式を用い、静止画を表示した際にこの状態となる。これに対し、前記図19に示した本発明による第3の実施例では、この定常的な直流電圧の印加による残像（焼付き）現象も回避可能である。

【0072】図26に本発明第3の実施例において、インターレース形式の静止画映像信号が入力された際の動作概略図を示す。

【0073】図26において、 $(N+1)$ フレーム奇数フィールドをマスターフィールドとし、表示データ1ライン目データはマスターフィールドの1ライン目データ1(2)を出力する。表示2ライン目データは (N) フレーム偶数フィールドの1ライン目データ2(1)と、 $(N+1)$ フレーム偶数フィールド1ライン目データ2(2)を比較するが、静止画であるため同じフィールドの隣接フレームデータは一致し、動き無しと判断する。従って、オーバードライブ処理も施さず、前記 $(N+1)$ フレーム偶数フィールド1ライン目データ2(2)を表示データとして出力する。以下、表示第1ライン目と第2ライン目同様の処理を繰り返す。すなわち、オーバードライブ処理を施さず、フィールド間補間を行うため前記図3の動作を静止画に適用した状態となり、残像（焼付き）現象を回避することができる。

【0074】図27は前記図26の次フレームの動作概略図を示す。この場合、 $(N+1)$ フレーム偶数フィールドがマスターフィールドとなり、表示データを生成する動作は前記図26の場合と同じである。

【0075】表1にI-P変換処理及び、オーバードライブ処理に必要なフレームメモリ数を、本発明と従来技術について示す。ここでは、高精細映像信号への対応を考慮し、2パラレルで処理するものとし色数については、メモリのバス幅を考慮したR-G-B=5-6-5と、フルカラー対応である、R-G-B=8-8-8の2通りをまた、メモリの構成についても容量的には十分な64Mビット品でデータバス幅が16ビット及び、32ビットの2通りを想定する。

【0076】

【表1】

表 1

機 能	R/G/B各カラー ビット数 (2レベル)	メモリ構成	従来技術	本発明
3次元I-P 変換処理	10-12-10	1024w*16b*4bank	8chip	4chip
		512w*32b*4bank	4chip	2chip
	16-16-16	1024w*16b*4bank	12chip	6chip
		512w*32b*4bank	8chip	4chip
オーバードライブ 処理	10-12-10	1024w*16b*4bank	4chip	0
		512w*32b*4bank	2chip	0
	16-16-16	1024w*16b*4bank	6chip	0
		512w*32b*4bank	4chip	0
Total	10-12-10	1024w*16b*4bank	12chip	4chip
		512w*32b*4bank	6chip	2chip
	16-16-16	1024w*16b*4bank	18chip	6chip
		512w*32b*4bank	12chip	4chip

表1において、本発明ではI-P変換処理部と、オーバードライブ処理部のフレームメモリを共通化することが特徴であり、そのため従来技術では最大6個のメモリチップを必要とするところを、本発明では全く必要としない(I-P変換処理部のメモリを共用する)。また、トータル数でもフルカラー仕様の場合、16ビット品メモリを用いると本発明はメモリチップ12個も削減することが可能である。

【0077】以上、本発明による液晶表示制御方法及び、それを搭載した液晶表示装置によれば、フレームメモリを2個、ラインメモリを3個用いることで、インターレス形式の映像信号を液晶パネルに表示するための動き適応3次元インターレス→ノン・インターレス変換処理を実現することが可能である(実施例1)。

【0078】更に、ラインメモリを4個新たに追加することで、動き検出において動画と判断した際のフィールド内補間において、単純なラインダブリー処理ではなく、上下ラインデータを演算して補間ラインデータを生成することが可能である(実施例2)。

【0079】また、インターレス→ノン・インターレス変換処理で使用する隣接フレーム同一フィールド間データの比較による動き検出結果を、この後段に設けたオーバードライブ処理部の補正値算出データとして流用することで、必要メモリ数を削減でき、コスト低減を実現することが可能である(実施例3)。

【0080】また、いずれの実施例においてもインターレス形式の静止画映像信号入力による液晶パネルへの定常的な直流電圧の印加を防ぐことができ、残像(焼付き)の無い良好な表示を実現することが可能である。

【0081】

【発明の効果】本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

【0082】すなわち、本発明の液晶表示制御方法及び、それをを用いた液晶表示装置によれば、インターレス形式の映像信号を液晶パネルの駆動形態であるノン・インターレス形式の映像信号に変換する際に、隣接フレ

ーム間同一フィールドデータの比較により動き検出を行い、フィールド間補間処理及び、フィールド内補間処理を切替えて良好な表示を得る際に必要となるフレームメモリ搭載数を抑えることができ、大幅にコストを低減できるという効果が得られる。

【0083】更に、本発明の液晶表示制御方法及び、それをを用いた液晶表示装置によれば、前記インターレス→ノン・インターレス変換用に搭載したフレームメモリによる動き検出結果を、後段に設けたオーバードライブ処理回路のフレーム間動き検出データとして利用することで、液晶パネルの応答速度もしくは輝度を補償することができ、新たにフレームメモリを搭載するなどのコスト上昇を招くことなく、動画ばけを改善できるという効果が得られる。

【0084】更に、前記インターレス→ノン・インターレス変換処理及び、オーバードライブ処理を共通の動き検出結果を用いて制御する本発明の液晶表示制御方法及び、それをを用いた液晶表示装置によれば、インターレス形式の映像信号が静止画状態で入力された際に、液晶パネルに定常的な直流電圧が印加されることなく、残像(焼付き)の無い良好な表示状態を得ることができるとい効果が得られる。

【図面の簡単な説明】

【図1】本発明技術を用いた液晶表示システムの全体概略構成図である。

【図2】インターレス形式及び、ノン・インターレス形式映像信号の映像転送概略図である。

【図3】インターレス形式の動画像を入力順に表示(フィールド間補間)した際の表示画質劣化(走査線ノイズ発生)概略図である。

【図4】インターレス形式の静止画像をフィールド内補間した際の表示画質劣化(フリッカー発生)概略図である。

【図5】動き適応3次元I-P変換処理の概略構成図である。

【図6】本発明による第1の実施例に対する概略構成図である。

【図 7】本発明による第 1 の実施例に対する現在の入力映像データが偶数フィールドの場合に対する各フレームメモリ内部の状態を示す。

【図 8】本発明による第 1 の実施例に対する現在の入力映像データが偶数フィールドの場合に対する各フレームメモリ内部のタイミングを示す。

【図 9】本発明による第 1 の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部の状態を示す。

【図 10】本発明による第 1 の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部のタイミングを示す。

【図 11】ラインダブラー法による補間処理の概略図である。

【図 12】本発明による第 2 の実施例に対する概略構成図である。

【図 13】本発明による第 2 の実施例構成図の動作タイミング図である。

【図 14】本発明による第 2 の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部の状態を示す。

【図 15】本発明による第 2 の実施例に対する現在の入力映像データが奇数フィールドの場合に対する各フレームメモリ内部のタイミングを示す。

【図 16】オーバードライブ制御による応答速度改善策概略図である。

【図 17】本発明による第 1 の実施例に示すインターレス→ノン・インターレス変換処理部構成図に動画像を改善するためのオーバードライブ処理回路を搭載した際の概略構成図である。

【図 18】前記図 17 における前段の I-P 変換処理回路部 103 内部メモリ動作を示した概略図である。

【図 19】本発明による第 3 の実施例に対する概略構成図である。

【図 20】本発明による第 3 の実施例に対する動作フローチャートである。

【図 21】本発明による第 3 の実施例に対する動作概略*

* 図である。

【図 22】前記図 21 の次フレームである (N+1) フレーム偶数フィールドをマスターフィールドとした場合の動作概略図である。

【図 23】本発明による第 3 の実施例によるオーバードライブ制御方法アルゴリズムの一例である。

【図 24】液晶パネル特性の一例である。

【図 25】残像（焼付き）が発生する原因となる定常的な直流電圧が印加される状態を示す概略タイミング図である。

【図 26】本発明による第 3 の実施例において、インターレス形式の静止画映像信号が入力された際の動作概略図である。

【図 27】前記図 26 の次フレームの動作概略図である。


【図 28】従来技術のインターレス→ノン・インターレス変換処理概略構成図である。

【符号の説明】

101…入力映像信号、102…液晶表示装置、103…映像処理回路、104…デジタル映像信号、105…液晶モジュール、106…ドライバー制御回路、107…ゲート・ドライバー制御信号、108…データ・ドライバー制御信号、109…ゲート・ドライバー、110…データ・ドライバー、111…液晶パネル、601…フレームメモリ 1、602…フレームメモリ 2、603…ラインメモリ 1、604…ラインメモリ 2、605…リードデータ切替え回路、606…ラインメモリ 3、607…動き検出部、608…演算処理制御部、1201…ラインメモリ 4、1202…ラインメモリ 5、1203…ラインメモリ 6、1204…ラインメモリ 7、1701…オーバードライブ処理全体回路、1702…フレームメモリ 3、1703…フレームメモリ 4、1704…補正処理制御部、1901…オーバードライブ・データ処理部、1902…補正值算出部、1903…オーバードライブ補正データ生成部、2801~2804…フレームメモリ 1~フレームメモリ 4、2805~2808…ラインメモリ 1~ラインメモリ 4、2809…データ比較回路、2810…データ演算回路。


【図 1】

図 1




【図 11】


図 11



【図2】




【図3】




【図4】

図 4




【図5】

図 5




【図6】

図 6




【図12】

図 12




【図7】

図 7




【図13】

図 13




【図8】

図 8




【図14】

図 14




【圖 15】

15





10



【圖 17】

图 17





【圖 18】

【圖 19】

图 18

19





【圖20】

【圖 21】

20

图 21





【圖 23】

23


【圖22】

圖 22




【図24】

図 24




【図25】

図 25




【図26】

図 26




【図27】

図 27



【図28】

図 28



フロントページの続き

(51)Int.Cl.

G 0 9 G 5/391

識別記号

F I

テーマコード(参考)

(72)発明者 庄司 孝志

神奈川県横浜市戸塚区吉田町292番地 株
式会社日立画像情報システム内

(72)発明者 高木 徹夫

神奈川県横浜市戸塚区吉田町292番地 株
式会社日立マイクロソフトウエアシステム
ズ内

(72)発明者 大橋 俊明

茨城県日立市東多賀町一丁目1番1号 株
式会社日立製作所デジタルメディアグルー
プ内

(72)発明者 大平 智秀

千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内

Fターム(参考) 5C006 AA16 AC24 AF01 AF23 AF42

AF44 AF83 BB11 BF02 BF05

FA44

5C063 BA04 BA10 BA12 CA01 CA05

CA07

5C080 AA10 BB05 DD22 EE26 FF09

GG08 JJ01 JJ02 JJ04 JJ05

5C082 AA02 BA12 BA35 BB15 BB25

BC06 BC07 BC19 DA53 DA59

DA61 MM04 MM10